 |
| Andes Technology Corporation |
| |
Andes Technology사는 Taiwan Hsinchu Science Park에 위치하고 있으며, 2005년에 설립되었습니다.
High-performance/Low-power 32-bit RISC processors 와, Audio DSP 및 이를 포함한 SoC architecture 기술
및 개발/검증환경 기술을 갖추고 있어, SoC platform based CPU 설계를 원하는 고객들이 그들의 사양으로 쉽게 필요한 모든 Total Solution 을 제공합니다.
또한, ESL based 검증뿐만 아니라 seamless SoC solution 을 갖추고 있어 고객이 원하는 개발환경을 선택하여 사용할 수 있으며, Andes Technology의 혁신적인 configurable CPU 기술은 고객들의 다양한 application spec을 만족시키는 최적의 Solution을 제공합니다. 기 검증된 Platform에서 S/W 및 H/W configurability 및 extendability기술은, 고객들에게 최적화된 제품을
만들수 있도록 지원할 뿐만 아니라, 제품의 Time-to-Market 개발을 가능하게 해줍니다. |
|
| |
 |
| |
 |
|
AndeStar 는 16-bit/32-bit mixed-length instruction
set로
아래의
feature를
포함하고
있습니다.
 Intermixable 32-bit and 16-bit instruction sets without the need for mode switch
- 16-bit instructions as a frequently used subset of 32-bit instructions
- RISC-style register-based instruction set
- 32 32-bit General Purpose Registers (GPR)
- Upto 1024 User Special Registers (USR) for existing and extension instructions
- Rich load/store instructions for
: Single memory access with base address update
: Multiple aligned and unaligned memory accesses for memory copy and stack operations
: Data prefetch to improve data cache performance
: Non-bus locking synchronization instructions
- PC relative jump and PC read instructions for efficient position independent code
- Multiply-add and multiple-sub with 64-bit accumulator
- Instruction for efficient power management
- Bi-endian support
- Three instruction extension space for application acceleration :
: Performance extension
: Andes future extensions (for floating-point, multimedia, etc.)
: Customer extensions |
|
| |
 |
|
| 다양한 embedded sytem application을 만족시키기
위해
Andes에서는
3개의
CPU
core
family를
제공하고
있습니다. |
|
|
| N12 : Linux 기반의 high-end application용 CPU Core |
|
| Core's Features |
N1213 |
ARM1176 |
MIPS 24K |
| Instruction Set |
16-/32-bit mixable |
16or32 |
16 or 32 |
| General-purpose register# |
32 |
16 |
32 |
| Page Table Support for MMU |
HW and SW |
HW only |
SW only |
| Interrupt Stack Level |
3 |
2 |
1 |
| unaligned memory access |
ld/st multiple |
mode bit |
ld/st left/right |
| uncached read burst |
use ld multiple |
none |
none |
| DMA support |
1D/2D |
1D |
No |
| Core die size(mm2) |
1.38 |
1.95/1.00 |
*1.44 |
| Frequency(MHz) |
580 |
620/320 |
*520 |
| Power per MHz(mW/MHz) |
0.27 |
0.37/0.18 |
*0.40 |
| Dhrystone MIPS(DMIPS) |
795 |
756/390 |
*748 |
|
| |
| N10 : Linux와 RTOS 기반의 mid-range application용 CPU Core |
|
| Core's Features |
N1033A |
ARM926EJ |
| Pipeline Stages |
5 |
5 |
| Instruction Set |
16-/32-bit mixable |
16 or 32 |
| General-purpose register# |
32 |
16 |
| Dynamic branch prediction |
32/64/128-entry BTB |
No |
| DMA support |
1D and 2D |
No |
| Cache tag index |
Physical tag |
Virtual tag |
| Data endian support |
Big and Little |
Big and Little |
| MMU/MPU |
MMU or MPU |
MMU |
| Vectored interrupt support |
Yes(64 addresses) |
No |
| Nested interruption level |
3 |
No |
| Bus |
AHB/2AHB/AHB-Lite/APB |
2AHB |
| Audio DSP instructions |
>40 dedicated |
Few general DSP |
| Frequency(MHz) |
*250 |
250 |
| Dhrystone MIPS/Mhz |
*1.64 |
1.1 |
| Core die size(mm2) |
*1.70 |
1.68 |
|
| |
| N9 : MCU 기반의 Low-end application용 CPU |
|
| Core's Features |
N903 |
ARM7TDMI |
Cortex-M3 |
| Instruction Set |
16-/32-bit mixable |
Thumb/ARM |
16-/32-bit mixable |
| General-purpose register # |
16 |
16 |
16 |
| Branch prediction |
Static |
None |
Static |
| *1st Interrupt latency (Cycle) |
9 |
24-42 |
12 |
| *Back-to Back |
7 |
24 |
6 |
| Bus |
APB/AHB/AHB-Lite |
1AHB |
3AHB Lite |
| Vectored interrupt support |
Yes |
None |
Yes |
| Cache configuration(KB) |
0~32 |
None |
None |
| DMIPS/MHz |
1.3 |
0.95 |
1.25 |
| Core Area(mm2)(TSMC0.13G) |
**0.62/0.47 |
0.35/0.24 |
0.74/0.38 |
| Frequency@TSMC0.13G(MHz) |
**212/100 |
184/106 |
135/50 |
| Power consumption(mw/Mhz) |
**0.038/0.036 |
0.18/0.10 |
0.165/0.084 |
|
| |
 |
|
Andes는 Embedded System을 위한 SoC Platform을 제공하며,AG101P는 AndesCore processor와 함께
사용되는 SoC Platform IP입니다. 사용자가 특정 application SoC를 위해 필요한 IP들을 손쉽게 system bus에
부착할 수 있습니다.다양한 simulation과 design 환경을 토대로 사용자가 system performance를 검증하고,
문제점을 찾아낼 수 있습니다. |
|
 |
| |
 |
|
AndeSight™ 와 AndESLive™ Andes CPU 기반 SoC의 software 개발을 지원합니다.AndeSight™는 Eclipse 기반의
development suite로 target system의 효과적인 embedded application 개발 환경을 제공합니다.
AndESLive™ 는 ESL
기반의 SoC 검증 tool 로써 SoC builder, models of CPU, peripherals, bus 및 external devices (LCD panel, audio
speaker 등)를 포함하고 있습니다. |
|
 |
| |
 |
|
| Andes는 OS/RTOS 부터 application Library, middleware에 이르기까지 다양한 software를 제공하고 있습니다. |
|
 |
