|
|
|
|
|
|
 |
 |
°í°´ÀÇ ¿ä±¸¿¡ ÀÇÇØ °áÁ¤µÈ »ç¾ç¿¡ µû¶ó RTLÀÌ ¼³°èµÇ°í ³í¸®Àû ¿À·ùÀÇ ¹«°á¼ºÀ» ´ãº¸ÇÏ´Â Logical Design ´Ü°è¸¦ °ÅÃÄ Place & Routing ¹× ÃÖÀûÈ ÈÄ Netlist¸¦ ÃßÃâÇÏ´Â Physical Design ÀÛ¾÷ÀÌ ÁøÇà µË´Ï´Ù. À̸¦ °ËÁõÇÏ´Â Post-layout Simulation °úÁ¤ ÈÄ ÃÖÁ¾ Physical verificationÀ» ¼öÇàÇÏ¿© FAB service¸¦ ÁøÇàÇÏ°Ô µÇ´Â ¸ðµç °úÁ¤À» Áö¿øÇÕ´Ï´Ù.
¢ß¼¼¹Ì¼Ö·ç¼ÇÀº °¢ ´Ü°è¸¶´Ù °í°´ÀÇ ÀǰßÀ» ÃÖ¿ì¼±À¸·Î ¹Ý¿µÇÏ¿© °í°´ÀÇ ¿øÇÏ´Â ChipÀÌ È¿À²ÀûÀ¸·Î Á¦ÀÛµÉ ¼ö ÀÖµµ·Ï Àü °úÁ¤À» ¼ºñ½ºÇØ µå¸®¸ç ¶ÇÇÑ °í°´ÀÌ ¿øÇÏ´Â °úÁ¤¸¸À» ÃÖÀûÀÇ Á¶°ÇÀ¸·Î Áö¿øÇØ µå¸³´Ï´Ù |
|
| |
 |
|
°í°´ÀÌ ¿øÇÏ´Â »ç¾ç¿¡ ¸ÂÃç ¼³°èºÎÅÍ FAB service±îÁö Àü°úÁ¤À» ÁøÇàÇÏ´Â Solution ¶Ç´ÂDesign & Verification service°¡
°í°´ÀÇ ¿ä±¸¿¡ ¸ÂÃç °¢ ´Ü°èº°·Î Á¦°øµÇ´Â SolutionÀÌ Á¦°øµË´Ï´Ù.
RTL Design : »ç¾ç °áÁ¤¿¡¼ RTL coding, simulationÀ» ÅëÇÑ °ËÁõ ´Ü°è
Logical Design : FAB¿¡¼ Áö¿øÇÏ´Â Library¸¦ ÀÌ¿ëÇÑ Synthesis ÈÄ Dynamic SimualtionÀ» ÅëÇØ °í°´ÀÌ ¿øÇÏ´Â »ç¾ç
¿¡
ºÎÇÕÇÏ´ÂÁöÀÇ ¿©ºÎ¸¦ È®ÀÎ
Physical Design : P&R ÈÄ Netlist¿Í ±â»ý ¼ººÐÀ» ÃßÃâÇÏ´Â ´Ü°è·Î¼ ÃÖÀûÈµÈ ¹°¸®Àû °èÃþÀÇ ¼³°è ±¸Çö
Logical Verification : Physical Design¿¡¼ ÃßÃâµÈ Netlist¿Í ±â»ý ¼ººÐÀ» ÀÌ¿ëÇÏ¿© ÁÖº¯ ¿©°ÇÀÇ º¯È¿¡ µû¸¥ ³í¸®Àû µ¿ÀÛÀÇ ¹«°á¼ºÀ» È®ÀÎÇÏ´Â ´Ü°è
Physical Verification : ³í¸®µ¿ÀÛÀÇ ¹°°á¼ºÀÌ °ËÁõµÈ ¹°¸®Àû °èÃþ ¼³°è°¡ °øÁ¤ ±Ô°Ý¿¡ ÀûÇÕÇÑÁö ¿©ºÎ È®ÀÎ
Fabrication : °í°´ÀÇ ¿ä±¸¿¡ µû¶ó Mask tooling°ú FAB Process¸¦ ÁøÇàÇÏ¿©, °í°´ÀÇ ºÎ´ãÀ» ÃÖ¼ÒÈ
¸ðµç service´Â °¢ ´Ü°èº°·Î °í°´ÀÇ È®ÀÎ °úÁ¤À» °ÅÄ¡°Ô µÇ¸ç °í°´ÀÇ ¿ä±¸¸¦ ÃÖ¿ì¼±À¸·Î ¹Ý¿µÇÏ¿© ÁøÇàµË´Ï´Ù. |
|
| |
 |
|
 |
| |
|
|
|
|
|
|