|
|
|
|
|
|
 |
 |
| High Advanced Process(UMC) |
| |
UMC는 대만에 본사가 위치하고 있으며 모든 주요 반도체 IC 산업에 있어 필요한 시스템온칩 (SoC) Solution을 제공
하고 있습니다. UMC의 고객 중심 Foundry Solution은 90nm, 65nm, mixed Signal/RFCMOS 공정 및 다양한 특화 공정을
포함한 UMC만의 첨단 기술력을 바탕으로 하고 있습니다. 대만과 싱가포르에 위치한 300mm FAB 2개를 포함하여
총 10개의 양산 FAB을 보유하고 있으며 전 세계 5개국 (대만, 일본, 싱가포르, 유럽, 미국)에 총 13,000여명의 직원을
보유한 세계 일류 Foundry 회사입니다. |
|
| |
 |
|
 |
| |
 |
|
| 세계적인 기술력을 선도하는 Foundry로서, UMC는 포괄적인 설계자원을 제공합니다. 실리콘으로 검증되어 그 설계기술을 효율적으로 활용할 수 있는 라이브러리는 각종 선도업체로부터 무상지원이 가능합니다. 더불어 UMC는 내부 혹은 협력업체를 통해 광범위한 IP 포트폴리오를 제공해 드리며, 이러한 지원범위는 복잡한 프로세서와 응용 표준 코어 구현에 기초가 되고 있습니다. 현재 고객의 설계 정밀화 추세에 따라, 해당 실리콘 검증방법은 점차 두각되고 있습니다. 또한 고객의 초정밀 설계에 있어 실리콘 검증은 중요 사안이 되고 있으므로, UMC는 실리콘 셔틀을 사용한 다중제품의 wafer 테스트 프로그램을 도입하고 있으며, SRAM 메모리 컴파일러가 모든 주요 프로세스에 적용이 가능합니다. |
|
| |
| FEATURE |
0.13㎛ |
0.15㎛ |
0.18㎛ |
0.25㎛ |
0.35㎛ |
| STANDARD CELL |
 |
|
|
|
|
| STANDARD I/O |
|
|
|
|
|
| ANALOG I/O |
|
|
|
|
|
| SFAM COMPILER |
|
|
|
|
|
| REGISTER FILE |
|
|
|
|
|
| ROM |
|
|
|
|
|
| eOTP |
|
|
|
|
|
| eFUSE |
|
|
|
|
|
| eFLASH/EEPROM |
|
|
|
|
|
|
| |
 |
|
| 나노기술 구현을 위한 해당 설계비용 증가로 인해, 초기 실리콘 출시제품의 성공은 곧 해당 비용과 적시 시장진입을 만족하기 위한 주요요소임을 의미합니다. UMC의 제품설계 방법은 적합한 설계절차에 따라, 최신의 DFM 솔루션으로, 그리고 각종 관련 EDA tool에 의해 고객이 최단시간 내에 실리콘 성공을 만족할 수 있도록 개발되었습니다. 그 결과로서, 위험부담을 최소화할 수 있는 실리콘 솔루션으로서 그 신뢰를 제공해 드립니다. |
|
|
 |
 |
| |
 |
 |
| |
 |
|
Features of
Design Flow |
Cadence |
Synopsys |
Magma |
Mentor |
Ansoft |
Springsoft |
| Functional Logic Simulation |
|
|
|
|
|
|
Schematic
Entry |
|
|
|
|
|
|
Logic Timing
Analysis |
|
|
|
|
|
|
Static Timing
Analysis |
|
|
|
|
|
|
Timing
Closure |
|
|
|
|
|
|
Signal
Integrity |
|
|
|
|
|
|
Floor
Planning |
|
|
|
|
|
|
Physical
Synthesis |
|
|
|
|
|
|
Multi-Vt
Low Power |
|
|
|
|
|
|
Multi-Vdd
Low Power |
|
|
|
|
|
|
Design For
Test |
|
|
|
|
|
|
Design For
Diagnosis |
|
|
|
|
|
|
DFM
(double via/ dum met) |
|
|
|
|
|
|
Circuits
Simulation |
|
|
|
|
|
|
Power
Analysis |
|
|
|
|
|
|
Layout
Editor |
|
|
|
|
|
|
Place &
Route |
|
|
|
|
|
|
Physical
Verification |
|
|
|
|
|
|
Formal
Verification |
|
|
|
|
|
|
Parasitic
Extraction |
|
|
|
|
|
|
Noise
Analysis |
|
|
|
|
|
|
RF/CMOS
/EMDM |
|
|
|
|
|
|
Analog
Mixed Signal |
|
|
|
|
|
|
|
| |
 |
|
| 고객이 초집적 미세 회로를 설계하고자 할 때, UMC Reference Design Flow가 제공됩니다. UMC Reference Design Flow는 각종 EDA 업체가 제공하는 모든 설계절차들을 조합한 것으로서 RTL coding부터 GDS 생성까지의 모든 절차를 수행합니다. 이는 Cadence, Magma, Mentor Graphics 그리고 Synopsys등의 각 EDA tool업체가 제공하는 각종 설계기법을 통하여 해당 적용운용을 유연적으로 변경하여 구현이 가능하도록 합니다. |
|
| |
 |
|
| |
|
|
|
|
|
